

Patent No.: 6,465,868

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Patentee : Thomas Ehben et al.
Patent No. : 6,465,868
Issued : October 15, 2002
Title : Integrated Circuit Having Capacitive Elements
Examiner : Cuong Nguyen Art Unit: 2811

CLAIM FOR PRIORITY

Hon. Commissioner for Patents;
Alexandria, VA 22313-1450

Sir:

Claim is hereby made for a right of priority under 35 U.S.C. §119, based upon German Patent Application No. 198 58 114.9, filed December 16, 1998.

A certified copy of the above-mentioned foreign patent application is being submitted herewith.

Respectfully submitted,



For Patentees

WERNER H. STEMER
REG. NO. 34,956

Date: July 16, 2003

Lerner and Greenberg, P.A.
Post Office Box 2480
Hollywood, FL 33022-2480
Tel: (954) 925-1100
Fax: (954) 925-1101
/bb

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen: 198 58 114.9

Anmeldetag: 16. Dezember 1998

Anmelder/Inhaber: Siemens Aktiengesellschaft,
München/DE

Bezeichnung: Integrierte Schaltung mit kapazitiven
Elementen


IPC: H 01 L 27/08

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 04. Oktober 2002
Deutsches Patent- und Markenamt

Der Präsident

Im Auftrag



Faust



Zusammenfassung

Integrierte Schaltung mit kapazitiven Elementen

5 Die Erfindung betrifft eine integrierte Schaltung mit kapazitiven Elementen zur Glättung der Versorgungsspannung. Es wird hier mindestens eine zusätzliche Metallelektrode, die als hochfrequenzoptimierte Kapazität ausgebildet ist und die durch einen äußerst geringen Flächenwiderstand ausgezeichnet
10 ist, den MOS-Kapazitäten parallel geschaltet. Durch die Parallelschaltung der flächenmäßig hocheffektiven, jedoch etwas hochohmiger angebundenen MOS-Kapazität mit flächenmäßig weniger effektiven, jedoch sehr niederohmig an die Versorgungsspannung angeschlossenen Metallkapazitäten kann eine breit-
15 bandige Pufferung und somit eine Entkopplung von hochfrequenten Störsignalen erzielt werden. Sehr hochfrequente Störanteile werden auf dem Chip gedämpft und gelangen nicht in das die integrierte Schaltung umgebende System.

20 Figur 1




Figure 1

Beschreibung

Integrierte Schaltung mit kapazitiven Elementen

- 5 Die vorliegende Erfindung betrifft eine integrierte Schaltung mit kapazitiven Elementen zur Glättung der Versorgungsspannung gemäß dem Oberbegriff des Patentanspruchs 1.

Integrierte Schaltungen sind in einer Vielzahl von Ausführungsformen bekannt und bedürfen keiner näheren Erläuterung. Die Glättung der Versorgungsspannung von integrierten Schaltungen durch Kondensatoren erweist sich als vorteilhaft, weil die betreffenden integrierten Schaltungen dadurch störungsfrei arbeiten können und eine verringerte elektromagnetische Emission aufweisen. Dabei ist es insbesondere aus Gründen der Flächenoptimierung von besonderem Vorteil, wenn die zur Glättung vorgesehenen Kondensatoren ebenfalls in die integrierte Schaltung integriert werden. Allerdings benötigen die in integrierten Schaltungen vorgesehenen Kondensatoren im Vergleich zu anderen integrierten Elementen sehr viel Chipfläche, wodurch die jeweilige integrierte Schaltung oftmals relativ groß und damit auch teuer, fehleranfällig und unhandlich werden.

- 25 In der JP 2-250 370 A wird eine integrierte Schaltung beschrieben, bei der die zur Glättung der Versorgungsspannung dienenden Kondensatoren unterhalb der entsprechenden Versorgungsbahnen, über welche die integrierte Schaltung mit der Versorgungsspannung versorgt wird, angeordnet sind. Die Kondensatoren werden dort durch ein Zusammenwirken von in einer Polysilizium-Schicht der integrierten Schaltung ausgebildeten Polyabschnitten und den darunter liegenden Substrat-Bereichen gebildet. Auf diese Weise lassen sich die oben beschriebenen negativen Begleiterscheinungen ganz oder teilweise vermeiden.
- 35 Insbesondere wird eine derart aufgebaute integrierte Schal-

W

tung durch das Vorsehen von zur Glättung der Versorgungsspannung vorgesehenen Kondensatoren nicht oder jedenfalls nicht zwangsläufig größer als integrierte Schaltungen, die keine solche Kondensatoren enthalten. Allerdings reichen die in der JP 2-250 370 A beschriebenen Kondensatoren bei vielen integrierten Schaltungen bisweilen nicht aus, um die Versorgungsspannung in dem gewünschten bzw. erforderlichen Umfang zu glätten.

10 Dies liegt in aller Regel daran, daß die oben beschriebenen, sogenannten On-Chip-Kapazitäten einen sehr großen resistiven Anteil ihrer Anschlußimpedanzen aufweisen, der sich im wesentlichen aus den hohen Flächenwiderständen der insbesondere bei On-Chip-Gate-Kapazitäten verwendeten Polysilizium- oder
15 Diffusionselektroden ergibt. Dieser hohe resistive Anteil der Anschlußimpedanzen bewirkt eine sehr geringe Dämpfung bei hohen Frequenzen, wodurch hochfrequente Wechselspannungsanteile in das die integrierte Schaltung umgebende System abgestrahlt werden können. Solche elektromagnetische Abstrahlungen können
20 dort zu Störungen von empfindlichen Schaltungselementen führen.

Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung daher die Aufgabe zugrunde, eine gattungsgemäße integrierte Schaltung derart weiterzubilden, daß deren Versorgungsspannung ohne damit einhergehender Vergrößerung der integrierten Schaltung insbesondere auch bei hochfrequenten Signalen bestmöglich geglättet werden kann.

A

30 Erfindungsgemäß wird diese Aufgabe durch eine gattungsgemäße integrierte Schaltung mit den Merkmalen des Patentanspruchs 1 gelöst.

Durch die vorliegende Erfindung kann unter den jeweiligen
35 Versorgungsbahnen eine maximale Anzahl von einen optimalen

Wirkungsgrad aufweisenden Kondensatoren vorgesehen werden.
Die sich aus der Parallelschaltung der jeweiligen Kapazitäten
ergebende Gesamtkapazität ist maximal und mithin in der Lage,
die Versorgungsspannung insbesondere auch im hochfrequenten
5 Bereich der integrierten Schaltung ohne damit einhergehende
Vergrößerung derselben möglichst optimal zu glätten.

Da die Bereiche unter den Versorgungsbahnen in herkömmlichen
integrierten Schaltungen typischerweise gänzlich ungenutzt
10 sind, wird die integrierte Schaltung durch die Integration
von mindestens zwei zueinander parallel geschalteten Kondensatoren
nicht oder allenfalls minimal größer als es ohne die
Kondensatorintegration der Fall wäre. Die erfindungsgemäße
integrierte Schaltung kann daher auf einer minimalen Fläche
15 untergebracht werden.

Die Nähe der Kondensatoren zu den die zu glättende Versorgungsspannung leitenden Versorgungsbahnen ermöglicht es darüber hinaus, daß die elektrischen Verbindungen, die erforderlich
20 lich sind, um die Kondensatoren wirkungsmäßig zwischen den
beiden Polen der Versorgungsspannung anzuordnen, äußerst kurz
ausgebildet sein können, wodurch die integrierte Schaltung
einfach im Aufbau und in deren Herstellung sowie zuverlässig
im Betrieb ist.

25

Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand
der Unteransprüche.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels
30 spiels unter Bezugnahme der beiden Figuren der Zeichnung näher
erläutert. Es zeigt dabei:

Figur 1 schematisch in einer Schnittdarstellung den prinzipiellen
Aufbau einer integrierten Schaltung mit zur

Glättung der Versorgungsspannung vorgesehenen, kapazitiven Elementen;

5 Figur 2 das Ersatzschaltbild (a) für die Elemente einer integrierten Schaltung gemäß Figur 1 sowie die dazugehörigen Impedanzkurven (b).

In den Figuren 1 und 2 sind einander entsprechende Elemente mit gleichen Bezugszeichen versehen worden.

10

Figur 1 zeigt schematisch in einer Schnittdarstellung den prinzipiellen Aufbau einer integrierten Schaltung mit zur Glättung der Versorgungsspannung vorgesehenen, kapazitiven Elementen. Zu Figur 1 sei vorab angemerkt, daß dort - ob-
15 gleich es sich um eine Schnittdarstellung handelt - aus Gründen der Übersichtlichkeit keine Schraffuren eingezeichnet sind.

Bei der vorliegend betrachteten, integrierten Schaltung kann
20 es sich um jede Art von integrierter Schaltung, insbesondere um eine CMOS-Schaltung, handeln. In Figur 1 ist lediglich ausschnittsweise ein Teil dieser integrierten Schaltung dargestellt. Die integrierte Schaltung ist dabei in einem Substrat S, das beispielsweise ein aus Silizium bestehender
25 Halbleiterkörper sein kann, integriert. Über dem Substrat ist in einem ersten Abstand D1 eine beispielsweise aus Polysilizium bestehende Polyschicht P angeordnet. Über der Polyschicht P ist eine mit Abstand angeordnete erste Metallschicht M1 vorgesehen. Über der ersten Metallschicht M1 ist
30 in einem zweiten Abstand D2 eine zweite Metallschicht M2 vorgesehen.

Das Ausführungsbeispiel in Figur 1 zeigt also zwei Metallschichten M1, M2 und eine darunterliegende Polyschicht P. Es
35 ist jedoch nicht ausgeschlossen, daß noch weitere Metall-

schichten bzw. weitere Polyschichten oberhalb des die integrierte Schaltung aufweisenden Substrats S vorgesehen sein können. Die Zwischenräume zwischen den einzelnen Schichten bzw. dem Substrat S sind durch ein in Figur 1 nicht näher bezeichnetes Isoliermaterial, das typischerweise Siliziumdioxid enthält, aufgefüllt.

Die gezeigten Strukturen der ersten Metallschicht M1 sind eine erste Versorgungsbahn 1, die mit einem ersten Versorgungspotential V1 verbunden ist, und eine zweite Versorgungsbahn 2, die mit einem zweiten Versorgungspotential V2 verbunden ist. Über die erste und die zweite Versorgungsbahn 1, 2 wird die Versorgungsspannung den Stellen der integrierten Schaltung zugeführt, an denen diese benötigt wird. Dabei kann beispielsweise das erste Versorgungspotential V1 das VDD-Potential und das zweite Versorgungspotential V2 das VSS-Versorgungspotential sein. Die zweite Metallschicht M2 enthält eine dritte Versorgungsbahn 3, die im gezeigten Ausführungsbeispiel ebenfalls mit dem ersten Versorgungspotential V1 verbunden ist.

Die Polyschicht P besteht aus einer oder mehreren Polyabschnitten 4 und ist über erste Durchkontaktierungen 5 mit der ersten Versorgungsbahn 1 verbunden. Die zweite Versorgungsbahn 2 ist über zweite Durchkontaktierungen 6 mit dem Substrat S verbunden.

Die erste Versorgungsbahn 1 ist also über den Polyabschnitt 4 in bekannter Weise über ein erstes kapazitives Element (erster Kondensator) 11 mit dem Substrat S und damit mit der zweiten Versorgungsbahn 2 gekoppelt. Dieser erste Kondensator 11 ist, wie noch näher beschrieben wird, im wesentlichen unter den Versorgungsbahnen 1, 2 angeordnet und wird durch das Zusammenwirken des Polyabschnittes 4 und dem Substrat S gebildet.

Erfindungsgemäß ist ferner mindestens ein zweites kapazitives Element (zweiter Kondensator) 12 vorgesehen, welches aus dem Zusammenwirken der zweiten Versorgungsbahn 2 und der dritten
5 Versorgungsbahn 3 gebildet wird.

Im gezeigten Ausführungsbeispiel gemäß Figur 1 besteht der Halbleiterkörper aus einem n-dotierten Substrat S. Es wäre selbstverständlich auch denkbar, ein p-dotiertes oder undotiertes Substrat S zu verwenden. In dem Substrat S ist eine
10 p-dotierte Wanne 7 eingebettet. Diese Wanne 7 kann durch einen Diffusionsprozeß, durch Ionenimplantation mit einem fakultativ sich anschließendem Temperaturschritt, durch Abscheidung, etc. in das Substrat S eingebracht worden sein.

15 An der Oberfläche 8 des Substrates S ist mindestens eine Zone 9 in die Wanne 7 eingebettet. Im vorliegenden Ausführungsbeispiel ist die Zone 9 stark n-dotiert. Die Zone 9 kann dabei wie oben beschrieben ebenfalls durch Diffusion bzw. Ionenimplantation in die Wanne 7 eingebracht worden sein.
20

Typischerweise, jedoch nicht notwendigerweise, stellt die erste Zone 9 eine Kanalimplantation bzw. eine Kanaldiffusion für die in CMOS-Technologie hergestellte integrierte Schaltung bzw. deren Gate-Kapazitäten 11 dar.
25

Die Zone 9 ist über zweite Durchkontaktierungen 6 mit der zweiten Versorgungsbahn 2 verbunden. Die genannte Zone 9 und die zweiten Durchkontaktierungen 6 bilden somit die Substratkontakte, deren Funktion und Wirkungsweise bekannt sind und
30 keiner weiteren Erläuterungen erfordern.

Gemäß der Darstellung in Figur 1 sind, wie bereits beschrieben, zwei Kondensatoren 11, 12 vorgesehen, wovon der erste
35 unter den Versorgungsbahnen 1 und 2 und der zweite oberhalb

der Versorgungsbahn 2 vorgesehen ist. Der Aufbau und die Anordnung der beschriebenen Kondensatoren 11, 12 ist, wie vorstehend bereits erwähnt wurde, in der Figur 1 nur stark schematisiert dargestellt.

5

Der unter den Versorgungsbahnen 1 und 2 liegende erste Kondensator 11 wird durch den Poly-Abschnitt 4, einer darunter im Substrat 5 oder der Wanne 7 vorgesehenen Zone 9 und dem dazwischen liegenden Isoliermaterial gebildet. Der zweite
10 Kondensator 12 wird durch die sich überschneidenden Flächen der zweiten und der dritten Versorgungsbahn 2, 3 und dem dazwischen liegenden Isoliermaterial gebildet.

Wie aus der Figur 1 ersichtlich ist, befindet sich der zur
15 Glättung der Versorgungsspannung vorgesehene erste Kondensator 11 im wesentlichen unter den Versorgungsbahnen 1, 2. Der Polyabschnitt 4, der gewissermaßen eine der Kondensatorplatten darstellt, ist im wesentlichen ebenfalls unter den Versorgungsbahnen 1, 2 angeordnet.

20

Insbesondere wenn dieser Polyabschnitt 4 des ersten Kondensators 11 eine sehr große Fläche aufweist, ist es von Vorteil, wenn der Polyabschnitt 4 über eine Vielzahl von vorteilhafterweise in gleichem Abstand zueinander und in einer Reihe
25 angeordneten ersten Durchkontaktierungen 5 mit der ersten Versorgungsbahn 1 verbunden ist. Dadurch lassen sich die Realteile der Kondensator-Impedanzen niedrig halten, was insbesondere für das Hochfrequenzverhalten der Kondensatoren 11 sehr bedeutsam ist. Es erweist sich ferner als besonders günstig,
30 wenn der ohmsche Widerstand des ersten Kondensators 11 zu in etwa gleichen Teilen durch die Zone 9 und den Polyabschnitt 4 verursacht wird. Typischerweise, jedoch nicht notwendigerweise, sind die in Figur 1 eingezeichneten Bereiche der Zone 9 flächenmäßig deutlich größer ausgebildet als der
35 betreffende Polyabschnitt 4.

Entsprechendes gilt natürlich auch für die zweite Versorgungsbahn 2; hierbei ist es insbesondere auch aus Gründen der Effektivität von Vorteil, wenn die zweite Versorgungsbahn 2 im wesentlichen von einer einzigen, großflächigen, nämlich der dritten Versorgungsbahn 3, überdeckt wird. Da die zweiten und dritten Versorgungsbahnen 2, 3 typischerweise metallisch ausgebildet sind, ist der Realteil bzw. der ohmsche Anteil in der Kondensator-Impedanz des zweiten Kondensators 12 gegenüber dessen Imaginärteil in der Regel vernachlässigbar gering.

In der schematischen Darstellung in Figur 1 ist lediglich ein einziger Polyabschnitt und jeweils eine einzige Versorgungsbahn 1, 2, 3 dargestellt. Selbstverständlich kann eine integrierte Schaltung eine Vielzahl solcher Versorgungsbahnen 1, 2, 3 und auch eine Vielzahl von Polyabschnitten 4 aufweisen. Typischerweise muß jedoch nicht jedem Polyabschnitt 4 eine eigene Zone 9 zugeordnet sein; es kann auch eine einzige, große Zone 9 für alle Polyabschnitte 4 vorgesehen sein.

Die Anordnung der Kondensatoren 11, 12 unter den Versorgungsbahnen 1, 2, 3 erweist sich in mehrfacher Hinsicht als vorteilhaft: Einerseits weil dieser Platz in einer integrierten Schaltung zumeist nicht anderweitig genutzt wird und die Anordnung der Kondensatoren 11, 12 an dieser Stelle somit nicht zu einer Vergrößerung der integrierten Schaltung führt. Andererseits lassen sich vorteilhafterweise die unumgänglichen Verbindungen zwischen den Versorgungsbahnen 1, 2, 3 und den wo auch immer vorgesehenen Kondensatoren 11, 12 dadurch besonders einfach und elegant herstellen.

Für die in Figur 1 gezeigte Struktur ergibt sich damit ein Ersatzschaltbild, welches anhand von Figur 2 nachfolgend näher beschrieben wird.

Aus der in Figur 1 gezeigten Struktur ergibt sich somit die in Figur 2(a) dargestellte Parallelschaltung des ersten Kondensators 11 und des zweiten Kondensators 12. Diese Kondensatoren 11, 12 sind typischerweise als nicht ideal zu betrachten, d.h. sie weisen neben einem kapazitiven Anteil auch einen induktiven und resistiven Anteil auf. Damit ergibt sich für den nachfolgend auch als MOS-Kondensator bezeichneten ersten Kondensator 11 eine Reihenschaltung einer ersten Kapazität C_{MOS} , einer ersten Induktivität L_{MOS} und eines ersten Widerstandes R_{MOS} . Die Impedanz $Z_{MOS}(S)$ des MOS-Kondensators 11 errechnet sich bekanntlich wie folgt:

$$Z_{MOS}(S) = R_{MOS} + S \cdot L_{MOS} + \frac{1}{S \cdot C_{MOS}}$$

Mit S sind hier die komplexen Frequenzparameter $S = \sigma + j\omega$ bezeichnet.

Äquivalent ergibt sich für den nachfolgend als Metallkondensator bezeichneten zweiten Kondensator 12 eine Reihenschaltung aus zweiter Kapazität C_{MET} , zweiter Induktivität L_{MET} und zweitem Widerstand R_{MET} . Die entsprechende Impedanz $Z_{MET}(S)$ des Metallkondensators 12 errechnet sich äquivalent wie folgt:

$$Z_{MET}(S) = R_{MET} + S \cdot L_{MET} + \frac{1}{S \cdot C_{MET}}$$

Die erste Reihenschaltung resultierend aus den Elementen des MOS-Kondensators 11 und die zweite Reihenschaltung resultierend aus den Elementen des Metallkondensators 12 sind zueinander parallel geschaltet. Somit ergibt sich für diese Parallelschaltung die Gesamtimpedanz $Z(S)$ zu

$$Z(S) = \frac{Z_{MOS} \cdot Z_{MET}}{Z_{MOS} + Z_{MET}}$$

Die Parallelschaltung der ersten Reihenschaltung und der
5 zweiten Reihenschaltung ist dabei zwischen dem ersten Versorgungspotential V1 und dem zweiten Versorgungspotential V2 angeordnet.

10 Der besondere Vorteil dieser Parallelschaltung liegt nun darin, daß das erste kapazitive Element C_{MOS} sehr viel größer dimensioniert ist als das zweite kapazitive Element C_{MET}. Dies rührt insbesondere aus der Tatsache, daß der Plattenabstand D1 des ersten kapazitiven Elementes C_{MOS} im Vergleich zum Plattenabstand D2 des zweiten kapazitiven Elementes C_{MET}
15 in der Regel deutlich niedriger ist, wodurch entsprechend der erste Kondensator eine sehr viel größere Kapazität als der zweite Kondensator aufweist. Mit D1 ist dabei üblicherweise der Plattenabstand einer Gatekapazität bezeichnet; bei einer integrierten Schaltung bewegt sich je nach verwendeter Technologie D1 im Bereich von einigen Nanometern (z.B. 5-15 nm).
20 Im Vergleich hierzu ist der Plattenabstand D2 typischerweise mindestens um den Faktor 10 größer als der Plattenabstand D1 (z.B. D2 ≥ 100 nm).

25 Die induktiven Elemente L_{MOS}, L_{MET} ergeben sich aus der Tatsache, daß die entsprechenden kapazitiven Elemente C_{MOS}, C_{MET} in der Regel keine idealen Kapazitäten darstellen; vielmehr weisen reale Kapazitäten in aller Regel auch einen nicht vernachlässigbar geringen, induktiven Anteil auf, der sich
30 insbesondere im hochfrequenten Bereich der Impedanzkurve zunehmend bemerkbar macht.

Das erste resistive Element R_{MOS} resultiert im wesentlichen aus dem Widerstandswert des Polyabschnittes 4 sowie aus der Summe der Diffusionswiderstände der Zonen 7, 9. Die entsprechenden Leitwerte der Versorgungsbahnen 1, 2 sind demgegenüber gering und können in der Regel vernachlässigt werden.

Das zweite resistive Element R_{MET} resultiert im wesentlichen aus den Widerstandswerten der Versorgungsbahnen 2, 3. Idealerweise ist der Widerstandswert des zweiten resistiven Elementes R_{MET} nahezu null und kann gegenüber dem sehr viel größeren Widerstandswert des ersten resistiven Elementes R_{MOS} vernachlässigt werden.

Die jeweiligen Impedanzkurven als Funktion der Frequenz f sind in Figur 2(b) dargestellt. Dabei bezeichnet die mit (B) bezeichnete Kurve die Impedanzkurve für den MOS-Kondensator 11 und die mit (A) bezeichnete Kurve die Impedanzkurve für den Metallkondensator 12. Die fett durchgezogene Kurve (C) bezeichnet dann die Gesamtimpedanzkurve für die Parallelschaltung der beiden Kondensatoren 11, 12 entsprechend Figur 2(a).

Die aus der Parallelschaltung resultierende Gesamtimpedanzkurve (fett eingezeichnete Kurve (C) in Figur 2(b)) zeigt eine deutliche Verbesserung im Frequenzverhalten bzw. im Dämpfungsverhalten, da insbesondere der niederimpedante Bereich zwischen kapazitivem und induktivem Anteil signifikant verbreitert wurde. In dem niederfrequenten Bereich bis zum Erreichen des Minimums der Impedanzkurve dominiert bekanntlich der kapazitive Anteil, während in dem darauffolgenden, höherfrequentem Bereich der induktive Anteil dominiert. Dieses Verhalten bringt eine deutliche Effektivitätssteigerung von kombinierten MOS-/Metallkapazitäten gegenüber einer einzigen, reinen MOS-Kapazität. Bei sehr niedrigen Frequenzen im Be-

reich unterhalb von 200 MHz wirkt die MOS-Kapazität, bei höheren Frequenzen die Metallkapazität.

Somit ermöglicht eine Parallelschaltung von mindestens zwei solcher Kapazitäten 11, 12 eine breitbandige Pufferung und Entkopplung von hochfrequenten Störsignalen. Durch die Parallelschaltung einer flächenmäßig hocheffektiven, jedoch etwas hochohmiger angebundenen MOS-Kapazität 11 mit einer flächenmäßig weniger effektiven, jedoch sehr niederohmig an die Versorgungsspannung angeschlossenen Metallkapazität 12 kann eine breitbandige Pufferung und somit eine Entkopplung von hochfrequenten Störsignalen erzielt werden. Sehr hochfrequente Störanteile werden somit auf dem Chip gedämpft und gelangen nicht mehr in das die integrierte Schaltung umgebende System.

Wenngleich die in der Figur 1 dargestellte Struktur derzeit als die einfachste erfindungsgemäße Kondensator-Anordnung angesehen wird, soll dies nicht als Einschränkung der Erfindung verstanden werden. Die Kondensatoren 11, 12 können grundsätzlich auch beliebig anders unter den Versorgungsbahnen 1, 2, 3 angeordnet werden. Besonders vorteilhaft ist es jedoch, wenn der erste Kondensator 11 und/oder der zweite Kondensator 12 möglichst großflächig angebunden sind.

Die vorliegende Erfindung ist insbesondere anhand einer einfachen einzigen MOS-Kapazität 11 dargestellt worden. Selbstverständlich läßt sich die Erfindung jedoch auch auf beliebige integrierte Schaltungen, die beispielsweise in CMOS-Technologie ausgebildet sind, mit beliebig vielen solcher MOS-Kondensatoren 11 erweitern. Insbesondere in CMOS-Technologie ausgebildete, integrierte Schaltungen weisen typischerweise mindestens zwei dieser MOS-Kapazitäten, die zueinander komplementär aufgebaut sind, auf.

Die vorliegende Erfindung wurde desweiteren anhand einer einzigen, zu der einzigen MOS-Kapazität 11 parallelgeschalteten Metallkapazität 12 dargestellt. Insbesondere ist es auch von besonderem Vorteil, wenn jeweils einem MOS-Kondensator 11 eine Mehrzahl von erfindungsgemäßen Metallkondensatoren 12 parallel geschaltet sind. Insbesondere kann durch die Dimensionierung von MOS-Kondensatoren 11 und Metallkondensatoren 12 der Parallelschaltung diese optimal an das jeweilige Frequenzspektrum angepaßt werden und somit eine sehr breitbandige Pufferung erzielt werden.

Zusammenfassend und abschließend kann festgestellt werden, daß die beschriebene integrierte Schaltung auf sehr einfache Art und Weise auf einer minimalen Fläche unterbringbar ist.

Bezugszeichenliste

1, 2, 3	Versorgungsbahnen
4	Polyabschnitt
5, 6	Durchkontaktierungen
7	Wanne
8	Oberfläche des Substrates
9	dotierte Zone, Substratkontakt
11	erster Kondensator/kapazitives Element
12	zweiter Kondensator/kapazitives Element
D1	erster Abstand, Plattenabstand des ersten Kondensators
D2	zweiter Abstand, Plattenabstand des zweiten Kondensators
M1	erste Metallschicht
M2	zweite Metallschicht
P	Polyschicht
S	Substrat
V1	erstes Versorgungspotential
V2	zweites Versorgungspotential
R _{MOS} , R _{MET}	resistiver Anteil eines Kondensators
L _{MOS} , L _{MET}	induktiver Anteil eines Kondensators
C _{MOS} , C _{MET}	kapazitiver Anteil eines Kondensators

Patentansprüche

1. Integrierte Schaltung mit kapazitiven Elementen (11, 12) zur Glättung einer Versorgungsspannung, mit einer ersten Versorgungsbahn (1) für ein erstes Versorgungspotential (V1) und einer zweiten Versorgungsbahn (2) für ein zweites Versorgungspotential (V2), die die integrierte Schaltung mit der Versorgungsspannung versorgen und die Bestandteil einer ersten metallischen Schicht (M1) der integrierten Schaltung sind,
dadurch gekennzeichnet,
daß mindestens eine weitere metallische Schicht (M2) mit mindestens einer weiteren Versorgungsbahn (3) vorgesehen ist, die jeweils über der ersten metallischen Schicht (M1) angeordnet ist und die an ein Versorgungspotential (V1, V2) angeschlossen ist.

2. Integrierte Schaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß mindestens ein erstes kapazitives Element (11) und mindestens ein weiteres kapazitives Element (12), die zueinander parallel geschaltet sind, vorgesehen sind, wobei die ersten kapazitiven Elemente (11) unter der ersten metallischen Schicht (M1) und die weiteren kapazitiven Elemente (12) zwischen der ersten und der weiteren metallischen Schicht (M1, M2) angeordnet sind.

3. Integrierte Schaltung nach einem der Ansprüche 1 oder 2,
dadurch gekennzeichnet,
daß die ersten kapazitiven Elemente (11) sowohl unter der ersten Versorgungsbahn (1) als auch unter der zweiten Versorgungsbahn (2) angeordnet sind und/oder die zweiten kapazitiven Elemente (12) sowohl über der zweiten Versorgungsbahn (2) als auch über der ersten Versorgungsbahn (1) angeordnet sind.

4. Integrierte Schaltung nach einem der Ansprüche 1 oder 2,
dadurch gekennzeichnet,

daß die ersten kapazitiven Elemente (11) im wesentlichen unter der ersten Versorgungsbahn (1) und/oder die weiteren kapazitiven Elemente (12) im wesentlichen über der zweiten Versorgungsbahn (2) angeordnet sind.

5. Integrierte Schaltung nach einem oder mehreren der vorstehenden Ansprüche,

dadurch gekennzeichnet,

daß der Kapazitätswert der ersten kapazitiven Elemente (11) mindestens um den Faktor 10 größer ist als der Kapazitätswert der weiteren kapazitiven Elemente (12).

6. Integrierte Schaltung nach einem oder mehreren der vorstehenden Ansprüche,

dadurch gekennzeichnet,

daß die ersten kapazitiven Elemente (11) durch ein Zusammenwirken von mindestens einer in einer Polysiliziumschicht (P)

der integrierten Schaltung ausgebildeten Polyabschnitten (4) und darunter im Substrat (S) der integrierten Schaltung ausgebildeten Dotierungsbereichen (7, 9) gebildet werden.

7. Integrierte Schaltung nach Anspruch 6,

dadurch gekennzeichnet,

daß die Polyabschnitte (4) mit den Versorgungsbahnen (1, 2) der ersten Metallschicht (M1) jeweils über eine Vielzahl von Durchkontaktierungen (5) verbunden ist.

8. Integrierte Schaltung nach einem oder mehreren der vorstehenden Ansprüche,

dadurch gekennzeichnet,

daß die weiteren kapazitiven Elemente (12) durch ein Zusammenwirken der weiteren Versorgungsbahnen (3) der weiteren metallischen Schichten (M2) und der jeweils darunter angeordnete-

ten ersten und/oder zweiten Versorgungsbahnen (1, 2) der ersten metallischen Schicht (M1) gebildet werden.

9. Integrierte Schaltung nach einem oder mehreren der vorstehenden Ansprüche,

dadurch gekennzeichnet,


daß die kapazitiven Elemente (11, 12) jeweils einen resistiven Anteil, der dem jeweiligen kapazitiven Anteil der kapazitiven Elemente (11, 12) in Reihe geschaltet ist, aufweist,

wobei der resistive Anteil der weiteren kapazitiven Elemente (12) sich im wesentlichen aus den Leitwerten der entsprechenden Versorgungsbahnen (1, 2, 3) der ersten und der weiteren metallischen Schichten (M1, M2) ergibt und wobei der resistive Anteil der ersten kapazitiven Elemente (11) sich im wesentlichen aus den Leitwerten der Poly-Abschnitte (4) und der entsprechenden Dotierungsbereiche (7, 9) im Substrat (S) ergibt.

10. Integrierte Schaltung nach Anspruch 9,


dadurch gekennzeichnet,

daß der resistive Anteil der ersten kapazitiven Elemente (11) zumindest um den Faktor 10 größer ist als der entsprechende resistive Anteil der weiteren kapazitiven Elemente (12).



Figures 1

(a)



(b)




Figure 2